једец ажурира стандард за меморијске уређаје мале снаге: лпддр5 | тецхповеруп - Једец

ЈЕДЕЦ Ажурирања стандарда за меморијске уређаје мале потрошње: ЛПДДР5



JEDEC Solid State Technology Association, the global leader in standards development for the microelectronics industry, today announced the publication of JESD209-5, Low Power Double Data Rate 5 (LPDDR5). LPDDR5 will eventually operate at an I/O rate of 6400 MT/s, 50% higher than that of the first version of LPDDR4, which will significantly boost memory speed and efficiency for a variety of applications including mobile computing devices such as smartphones, tablets, and ultra-thin notebooks. In addition, LPDDR5 offers new features designed for mission critical applications such as automotive. Developed by JEDEC's JC-42.6 Subcommittee for Low Power Memories, LPDDR5 is available for download from the JEDEC website.

Са удвостручењем протока меморије у односу на претходну верзију стандарда (ЛПДДР5 се објављује брзином преноса од 6400 МТ / с, у поређењу са 3200 МТ / с за ЛПДДР4 када је објављена 2014. године), ЛПДДР5 обећава да ће имати огроман утицај о перформансама и могућностима нове генерације преносних електронских уређаја. Да би се постигло ово побољшање перформанси, архитектура ЛПДДР5 је редизајнирана; прелазак на 16Банкс програмибилну архитектуру и архитектуру са више такта.

ЛПДДР5 представља две нове операције засноване на командама ради побољшања потрошње енергије системом смањујући пренос података: Дата-Цопи и Врите-Кс. Наредба Дата-Цопи наређује уређају ЛПДДР5 да копира податке који се преносе са једног И / О пина на друге И / О пинове, елиминишући потребу слања података на остале игле. Наредба Врите-Кс наређује уређају да упише све или све нулте на одређену адресу, елиминишући потребу слања података из СоЦ-а на ЛПДДР5 уређај. Смањивање преноса података помоћу ових нових команди помоћи ће у смањењу укупне потрошње енергије система.

Да би указао на потребу за поузданошћу података на суседним тржиштима као што је аутомобилска индустрија, ЛПДДР5 уводи подршку кода за исправљање грешака везе (ЕЦЦ) на интерфејсу између СоЦ и ДРАМ-а.

Кључне исправке спецификације укључују:
  • И / О пропусност до 6400 Мбпс
    о Напонски сигнал - 250 мВ
    о Додан је нециљни ОДТ за ДК ради подршке веће брзине података
    о Побољшање интегритета сигнала од стране ДФЕ
  • Архитектура такта: Додан ВЦК & Реад Стробе (РДКС) ради подржавања веће брзине података
  • Програмибилна организација више банака (8 банака, 4 групе банака / 4 банке и 16 банака)
  • Збирка ЗК калибрације на позадини и на командама
  • Додане функције мале снаге укључују
    о Динамичко скалирање фреквенције и напона за језгро и И / излаз
    о Могуће бирати диференцијалне и једноструке ЦК, ВЦК и РДКС
    о Делимично низ само-освежавања и аутоматског освежавања
    о Операција за читање / писање мале снаге са функцијама Дата-Цопи и Врите-Кс
  • Функција / карактеристике које циљају аутомобилске апликације укључујући
    о Опциони линк ЕЦЦ
    о Нова дефиниција амбалаже