Интел 'Тигер Лаке' микроархитектура поседује реконструкцију кеша у облику сличне ХЕДТ?



With its 'Skylake' microarchitecture, Intel significantly re-balanced the cache hierarchy of its HEDT and enterprise multi-core processors to equip CPU cores with larger amounts of faster L2 caches, and lesser amounts on slower shared L3 cache. The company retained its traditional cache balance for its mobile and desktop processor derivatives. This could change with the company's 'Tiger Lake' microarchitecture, particularly the 'Willow Cove' CPU cores they use, according to a Geekbench online database listing for a prototype quad-core 'Tiger Lake-Y' mobile processor.

Према овом списку, под претпоставком да Геекбенцх правилно чита платформу; 'Тигер Лаке-И' процесор има 4-језгрени / 8-навојни ЦПУ, са огромним 1,280 КБ (1,25 МБ) Л2 кеша по језгру и 12 МБ кеша Л3. Интел је такође повећао Л1Д (дата) кеш меморију на величину од 48 КБ, док Л1И (инструкцијски) кеш остаје 32 КБ. То износи за 400% повећање величине Л2 кеша и 50% повећања величине Л3 кеша. За разлику од 'Скилаке-Кс', повећање величине Л2 кеша не долази са смањењем дељене величине Л3 кеша (по језгри). Процесор 'Тигер Лаке-И' тестира се на платформи за прототипирање 'Цорктовн' (специјализована матична плоча која има сву могућу И / О могућност повезивања на располагању за тестирање. Очекује се да ће 'Тигер Лаке' дебитовати неко време у периоду 2020-21 као наследник 'Леденог језера' и биће изграђен на Интелову рафинираном чворишту за производњу силицијума од 10 нм ++. Пронађите Геекбенцх унос у
Извор везе доле.
Source: Geekbench Online Database