Интел открио „Шта“ и „Зашто“ ЦКСЛ Интерцоннецт-а, свој одговор НВЛинк-у



CXL, short for Compute Express Link, is an ambitious new interconnect technology for removable high-bandwidth devices, such as GPU-based compute accelerators, in a data-center environment. It is designed to overcome many of the technical limitations of PCI-Express, the least of which is bandwidth. Intel sensed that its upcoming family of scalable compute accelerators under the Xe band need a specialized interconnect, which Intel wants to push as the next industry standard. The development of CXL is also triggered by compute accelerator majors NVIDIA and AMD already having similar interconnects of their own, NVLink and InfinityFabric, respectively. At a dedicated event dubbed 'Interconnect Day 2019,' Intel put out a technical presentation that spelled out the nuts and bolts of CXL.

Интел је почео описујући зашто је индустрији потребан ЦКСЛ и зашто ПЦИ-Екпресс (ПЦИе) не одговара његовом примеру употребе. За уређај клијентског сегмента ПЦИе је савршен, јер машине клијентског сегмента немају превише уређаја, превише велике меморије, а апликације немају веома велики траг меморије или размере на више машина. ПЦИе не успева у податковном центру када се бави уређајима који имају више пропусних опсега и великим заједничким меморијским базенима. Његов највећи недостатак су изоловани меморијски базени за сваки уређај и неефикасни механизми приступа. Дељење ресурса је готово немогуће. Дељење операнда и података између више уређаја, као што су два ГПУ акцелератора који раде на проблему, веома је неефикасно. И на крају, касно је, пуно тога Латенција је највећи непријатељ заједничких меморијских базена који се протежу на више физичких машина. ЦКСЛ је дизајниран да савлада многе од ових проблема без одбацивања најбољег дела о ПЦИе - једноставности и прилагодљивости његовог физичког слоја. ЦКСЛ користи ПЦИе физички слој и има пропусни опсег папира од 32 Гбпс по траци, по правцу, што се поклапа са ПЦИе ген 5.0 стандардом. Везни слој је место где је сав тајни сос. Интел је радио на новим протоколима за руковање, аутоматско преговарање и трансакције замењујући оне ПЦИе, дизајниране да превазиђу горе наведене недостатке. Пошто је ПЦИе ген 5.0 већ стандардизован од ПЦИ-СИГ-а, Интел би могао да дели ЦКСЛ ИП назад у СИГ са ПЦИе ген 6.0. Другим речима, Интел признаје да ЦКСЛ можда неће наџивети ПЦИе, и док ПЦИ-СИГ не може да стандардизује ген 6.0 (око 2021-22, ако не касније), ЦКСЛ је потребан сат. ЦКСЛ слој трансакција састоји се од три мултиплексирана потпроцеола који се покрећу истовремено на једној вези. То су: ЦКСЛ.ио, ЦКСЛ.цацхе и ЦКСЛ.мемори. ЦКСЛ.ио се бави откривањем уређаја, преговарањем веза, прекидима, приступом регистру итд., Што су у основи задаци због којих машина ради са уређајем. ЦКСЛ.цацхе бави се приступом уређаја меморији локалног процесора. ЦКСЛ.мемори бави се приступом процесора не-локалној меморији (меморији коју контролише други процесор или друга машина).
Интел је навео случајеве употребе за ЦКСЛ, који почиње акцелераторима са меморијом, као што су графичке картице, ГПУ рачунски акцелератори и рачунске картице велике густине. Сва три протокола слоја трансакција ЦКСЛ су релевантна за такве уређаје. Следеће су ФПГА и НИЦ. ЦКСЛ.ио и ЦКСЛ.цацхе су овде релевантни, јер мрежне скупове обрађују процесори локални у НИЦ-у. И на крају, ту су најзначајнији меморијски пуфери. Можете да замислите ове уређаје као „НАС, али са ДРАМ палицама“. Будући центри података ће се састојати од огромних меморијских скупова који се деле између хиљада физичких машина и акцелератора. ЦКСЛ.мемори и ЦКСЛ.цацхе су релевантни. Много онога што ЦКСЛ слој везе чини бржим од ПЦИе-а је његов оптимизовани сноп (процесорско оптерећење за ЦПУ). ЦКСЛ сноп је изграђен од темеља до краја, задржавајући ниске кашњење као циљ дизајна.
Source: Serve the Home